4.3 与门

您已获得以下与门（AND gate）模块，您希望对其进行测试：

module andgate (
    input [1:0] in,
    output out
);

请编写一个测试平台（testbench），实例化这个与门，并通过生成以下时序图来测试所有4种输入组合：

模块声明

module top_module();

做题区